• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係提供一種半導體基板之製造方法，係具有如下步驟：藉磊晶成長將化合物半導體層形成於基底基板上之步驟；將化合物半導體層之表面以含有硒化合物之洗淨液洗淨的步驟；以及於化合物半導體層之表面上形成絕緣層之步驟。就硒化合物而言，可舉例如硒氧化物。就硒氧化物而言，可舉例如H2SeO3。洗淨液可進一步含有由水、氨及乙醇所成之群中選出的1種以上之物質。化合物半導體層之表面包含InxGa1-xAS(0≦x≦1)時，以絕緣層包含Al2O3者為佳。Al2O3以藉由ALD法形成者為佳。
    公开号:TW201306135A
    申请号:TW101120840
    申请日:2012-06-08
    公开日:2013-02-01
    发明作者:Masahiko Hata；Osamu Ichikawa；Yuji Urabe；Noriyuki Miyata；Tatsuro Maeda；Tetsuji Yasuda
    申请人:Sumitomo Chemical Co；Nat Inst Of Advanced Ind Scien；
    IPC主号:H01L29-00
    专利说明:
    半導體基板之製造方法及半導體基板
    本發明係關於一種半導體基板之製造方法及半導體基板。
    於非專利文獻1至3中係記載使用(NH4)2S、HBr或氮化磷而使MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)所使用之Ⅲ-V族化合物半導體的表面進行不動態化之鈍化技術。
    非專利文獻1 Y.Xuan et al., IEEE Electron Device Lett., 28, 935(2007)
    非專利文獻2 Y.Q.Wu et al., IEDM Tech.Dig.323 (2009)
    非專利文獻3 H.J.Oh et al., IEDM Tech. Dig., 339 (2009)
    藉由上述之鈍化技術，期待可降低在Ⅲ-V族化合物半導體與絕緣層之界面的缺陷密度，於通道層使用Ⅲ-V族化合物半導體層之Ⅲ-V族MISFET的性能提昇。
    但，期望更有效地使Ⅲ-V族化合物半導體之表面不動態化的鈍化技術。適用更有效之鈍化技術，而提昇Ⅲ-V族MISFET的性能。
    本發明之目的係可實現高性能之Ⅲ-V族MISFET之更有效的Ⅲ-V族化合物半導體表面之鈍化技術。
    為了解決上述課題，在本發明之第1態樣中，係提供一種半導體基板之製造方法，其係具有如下步驟：藉磊晶成長將化合物半導體層形成於基底基板上之步驟；將化合物半導體層之表面以含有硒化合物之洗淨液洗淨的步驟；與於化合物半導體層之表面上形成絕緣層之步驟。
    就硒化合物而言，可舉例如硒氧化物。就硒氧化物而言，可舉例如H2SeO3。洗淨液為亦可進一步含有由水、氨及乙醇所成之群中選出的1種以上之物質。洗淨洗中之硒化合物的莫耳濃度宜為7×10-3mol/l以上7×10-1mol/l以下。化合物半導體層之表面包含InxGa1-xAs(0≦x≦1)時，絕緣層宜為包含Al2O3。形成絕緣層之步驟，可舉例如藉由ALD(atomic layer deposition)法(原子層堆疊法)形成絕緣層之步驟。
    在本發明之第2態樣中，係提供一種半導體基板，其係具有化合物半導體層、與連接於化合物半導體層之絕緣層；於化合物半導體層與絕緣層之界面具有硒原子。於化合物半導體層與絕緣層之界面之硒原子的面密度宜為1×1014atoms/cm2以下。化合物半導體層之表面為包含InxGa1-xAs(0≦x≦1)時，以絕緣層包含Al2O3者為佳。
    第1圖係表示半導體基板100之截面。半導體基板100係具有基底基板102、化合物半導體層104、絕緣層106。基底基板102、化合物半導體層104及絕緣層106係位於基底基板102、化合物半導體層104、絕緣層106之順序。
    就基底基板102而言，可舉例如InP基板。就InP基板而言，可舉例如形成有化合物半導體層104之面為(100)面的InP(100)基板、形成有化合物半導體層104之面為(111)面的InP(111)A基板。基底基板102係可為表面為矽結晶之基板。表面為矽結晶之基板可舉例如矽基板、SOI(Silicon on Insulator)基板。基底基板102係可為玻璃、陶瓷等絕緣體基板；金屬等導電體基板；碳化矽等半導體基板。
    化合物半導體層104係藉磊晶成長形成於基底基板102上。化合物半導體層104可舉例如Ⅲ-V族化合物半導體層。由於化合物半導體層104為包含Ⅲ-V族化合物半導體者，因此可形成移動度大之高性能的MISFET。就化合物半導體層104而言，可舉例如InxGa1-xAs(0≦x≦1)。
    絕緣層106係鄰接於化合物半導體層104而形成。絕緣層106係發揮作為MISFET之閘極絕緣層功能者，可舉例如以ALD法所形成之Al2O3層。又，化合物半導體層104之表面包含InxGa1-xAs(0≦x≦1)時，絕緣層106宜為Al2O3。即使在化合物半導體層104包含複數層化合物半導體層之積層構造時，最上面之化合物半導體層的表面包含InxGa1-xAs(0≦x≦1)時，絕緣層106宜為Al2O3。
    於化合物半導體層104與絕緣層106之界面具有硒原子。所謂「於界面具有硒原子」並非意指硒原子只嚴格地存在於界面，只要硒原子存在於界面附近即可。又，硒原子係主要存在於絕緣層106之界面側。例如於界面附近之化合物半導體層104所含有的硒原子之面密度係高於界面附近之絕緣層106所含有的硒原子之面密度。若使硒原子之存在位置以例如SIMS(二次離子質量分析)之深度輪廓(profile)分析，係觀察到於界面附近具有位於中心左右的寬。於化合物半導體層104與絕緣層106之界面的硒原子之面密度為1×1014 atoms/cm2以下。
    第2圖及第3圖係表示半導體基板100之製造過程的截面。如第2圖所示般，準備基底基板102，藉磊晶成長使化合物半導體層104形成於基底基板102上。於化合物半導體層104之磊晶成長係可利用MOCVD(Metal Organic Chemical Vapor Deposition)法。在MOCVD法中，於In來源可使用TMIn(三甲基銦)，於Ga來源可使用TMGa(三甲基鎵)，於As來源係使用AsH3砷烷)。於載體氣體係可使用氫氣。反應溫度係在300℃至900℃之範圍，較佳係在450℃至750℃之範圍適當選擇。適當反應時間可控制磊晶成長層之厚度。
    如第3圖所示，使化合物半導體層104之表面以含有硒化合物之洗淨液洗淨。就硒化合物而言，可舉例如硒氧化物。就硒氧化物而言，可舉例如H2SeO3。於洗淨液中可復含有由水、氨及乙醇所成之群中選出的1種以上之物質。洗淨洗中之硒化合物的莫耳濃度可為7×10-3mol/l以上7×10-1mol/l以下。繼而，於化合物半導體層104上形成絕緣層106，可製造第1圖所示之半導體基板100。
    又，化合物半導體層104之表面包含InxGa1-xAs(0≦x≦1)時，絕緣層106包含Al2O3。此時，包含Al2O3之絕緣層106宜為以ALD法形成。以ALD法形成Al2O3層係在層形成之最初步驟中，只供給Al原料之TMA(三甲基鋁)。認為在只供給此TMA之步驟中，以預先之洗淨處理殘留於化合物半導體層104之表面，去除牢固地結合於同表面之Se原子。此結果，可期待形成於化合物半導體層104與絕緣層106之間的缺陷，提高FET之性能。
    若依據上述說明之半導體基板100，使化合物半導體層104之表面以含有硒化合物之洗淨液洗淨，故可降低在與絕緣層106之界面之缺陷密度，提高MISFET之性能。
    第4圖係表示電場效應電晶體200之截面，第5圖係表示電場效應電晶體200之製造過程中的截面。電場效應電晶體200係形成於半導體基板100之表面，具有閘極電極202、源極電極204、汲極電極206。於半導體基板100之化合物半導體層104與閘極電極202之間位有絕緣層106，絕緣層106係發揮閘極絕緣層之功能。化合物半導體層104之一部分係發揮通道功能。於閘極電極202上亦可形成閘極金屬208。就閘極電極202而言，可舉例如TaN。源極電極204、汲極電極206及閘極金屬208係例如為Ti/Au之積層膜。
    如第5圖所示般，製造半導體基板100後，藉濺鍍法堆積TaN膜及以微影蝕刻產生之TaN膜的圖型化形成閘極電極202。與TaN膜之圖型化同時地形成有源極電極204及汲極電極206之區域的絕緣層106亦進行蝕刻而除去。
    其次，藉由例如以濺鍍法之Ti/Au積層膜的膜堆積及以剝除法之圖型化，同時地形成源極電極204、汲極電極206及閘極金屬208。如上述般可製造電場效應電晶體200。
    又，此處，例示電場效應電晶體200作為使用半導體基板100之電子裝置，但亦可例示電容器等其他之電子裝置。亦即，於絕緣層106之一部分上具有電極，該電極與化合物半導體層104發揮作為平行平板電容器之電極功能，亦可為以電極與化合物半導體層104挾住之絕緣層106的一部分發揮作為電容器絕緣體功能之電子裝置。 (實施例)
    實際上製造與上述電場效應電晶體200同樣之電場效應電晶體，實施各種分析與性能評估。作為基底基板102係可使用InP(100)基板與InP(111)A基板之二種類的基板。於各種InP基板上使p型InGaAs層磊晶成長作為化合物半導體層104。p型InGaAs層係使厚度為0.5μm，使p型雜質原子之濃度為3×1016atoms/cm3。藉ALD法形成厚度6nm之Al2O3保護層後，於源極/汲極區域離子注入Si作為n型雜原子。以Si之離子注入量成為2×1014atoms/cm2之方式調整離子電流。藉由在氮氣環境於600℃加熱10秒使雜原子活性化，藉由以緩衝氟酸之蝕刻除去Al2O3保護層。
    繼而，洗淨處理p型InGaAs層之表面。洗淨處理係使形成有p型InGaAs層之InP基板浸漬於Se洗淨液而實施。就Se洗淨液而言，使用以4×10-2mol/l之濃度含有H2SeO3的NH4OH的水溶液。又，就比較例而言，亦製作使用以(NH4)2S取代H2SeO3之硫洗淨液時的試樣(比較例1)、與僅使用NH4OH水溶液作為洗淨液時之試樣(比較例2)。
    洗淨處理之後，藉ALD法形成Al2O3層作為絕緣層106。Al2O3層之厚度為12nm，堆積溫度為250℃。藉濺鍍法形成包含TaN之閘極電極，形成包含Ti/Au之源極/汲極電極。進行氮氣環境、350℃、90秒之後金屬退火，製造實施例及比較例之電場效應電晶體。一邊比較以下所製造之電場效應電晶體的性能與比較例之結果，一邊說明。
    第6圖係表示於InP(100)基板上製造的電場效應電晶體之Id-Vg特性。第7圖係表示於InP(111)A基板上製造的電場效應電晶體之Id-Vg特性。又，在第6圖、第7圖中，電場效應電晶體之閘極長(L)及閘極寬(W)分別為1μm及100μm。從第6圖及第7圖，相較於硫洗淨液時，使用Se洗淨液時係觀察到明顯的OFF電流之降低。尤其，在InP(100)基板中OFF電流降低之效果大。
    第8圖係表示於InP(100)基板上製造的電場效應電晶體之移動度。第9圖係表示於InP(111)A基板上製造的電場效應電晶體之移動度。又，在第8圖、第9圖中，電場效應電晶體之閘極長(L)及閘極寬(W)分別為100μm及100μm。從第8圖及第9圖，與NH4OH洗淨液之情形比較，可確認硫洗淨液之移動度提昇效果。進一步，Se洗淨液時，可觀察到提昇硫洗淨液效果之移動度提昇的效果。Se洗淨液時之0.6MV/cm的電場強度中之實效移動度係InP(111)A基板之情形，為1034cm2/Vs，InP(100)基板之情形，為837cm2/Vs。前者之實效移動度之值相較於以矽作為活性層時為2.7倍之值。
    第10圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之移動度的溫度依存性。第11圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之高電場域中之移動度與閥值電壓的關係。如第10圖所示般，即使溫度從80k至300k變化，在InP(100)基板及InP(111)A基板之兩者中，電場效應電晶體之移動度幾乎無變化，而觀察到溫度依存性不大。此結果，移動通道之載體的散射主要起因於與絕緣層之界面中的粗度與偶極子動搖，整合為本發明人等已得到之見解。又，本發明人等係使用偶極子搖動小之界面而構成MISFET時，亦可得知閥值電壓偏移至負電壓側之見解。從第11圖可知閥值電壓愈偏移至負電壓側愈改善移動度，暗示可藉由Se洗淨液處理而抑制在MIS界面之缺陷的形態之一的偶極子搖動。
    第12圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之電流ON/OFF比與S值所推算之界面狀態密度的關係。此處，所謂S值係指在閥值電壓以下之區域的相對於閘極電壓之汲極電流的變化率，可從此值計算界面狀態密度。如第12圖所示般，若界面狀態密度變大，可確認電流ON/OFF比降低之傾向，又，在InP(100)基板及InP(111)A基板中分別顯示Se洗淨液處理時有最良好之結果。
    第13圖係表示以Al2O3/InGaAs層之二次離子質量分析(SIMS)所得到之深度輪廓。於InP(100)基板上形成InGaAs層，以Se洗淨液之洗淨後形成Al2O3層，形成Al2O3/InGaAs層。從第13圖所示之深度輪廓，可知在Al2O3層與InGaAs層之界面殘留有Se原子。
    第14圖係有關使InP基板上的InGaAs表面經NH4OH處理時，Se洗淨液處理時、Se洗淨液處理後形成ALD層時之三種情形，係以XPS法進行表面元素分析之結果，表示Se3d波峰的附近者。第15圖係有關使InP基板上的InGaAs表面經NH4OH處理時，硫洗淨液處理時、硫洗淨液處理後形成ALD層時之三種情形，係以XPS法進行表面元素分析之結果，表示S2p波峰的附近者。
    從第14圖所示之XPS強度所推算之在界面中的Se原子濃度約相當於0.2單層(面密度約1×1014atoms/cm2)。另一方面，從第15圖所示之XPS強度所推算之在界面中的硫原子濃度約相當於0.6單層。從此點可推測Se洗淨液時於界面所含之Se原子的量係少於硫洗淨液時於界面所含之硫原子的量，認為此係因相較於硫洗淨液而使用Se洗淨液時，可達成電場效應電晶體之性能提昇的因素之一。
    又，Se洗淨中之H2SeO3的濃度為1×10-1mol/l，及3×10-1mol/l之情形同樣地製作試樣，確認所製造之電場效應電晶體的性能。其結果，即使在任一者的情形，可得到與H2SeO3的濃度為4×10-2mol/l之情形同樣之性能。
    若依本發明之半導體基板的製造方法，由於使用Se洗淨液進行MIS界面之洗淨，故可提高電場效應電晶體之移動度，提高電流ON/OFF比。
    100‧‧‧半導體基板
    102‧‧‧基底基板
    104‧‧‧化合物半導體層
    106‧‧‧絕緣層
    200‧‧‧電場效應電晶體
    202‧‧‧閘極電極
    204‧‧‧源極電極
    206‧‧‧汲極電極
    208‧‧‧閘極金屬
    第1圖係表示半導體基板100之截面。
    第2圖係表示半導體基板100之製造過程的截面。
    第3圖係表示半導體基板100之製造過程的截面。
    第4圖係表示電場效應電晶體200之截面。
    第5圖係表示電場效應電晶體200之製造過程中的截面。
    第6圖係表示於InP(100)基板上製造的電場效應電晶體之汲極電流-閘極電壓(Id-Vg)特性。
    第7圖係表示於InP(111)A基板上製造的電場效應電晶體之Id-Vg特性。
    第8圖係表示於InP(100)基板上製造的電場效應電晶體之移動度。
    第9圖係表示於InP(111)A基板上製造的電場效應電晶體之移動度。
    第10圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之移動度的溫度依存性。
    第11圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之高電場域中之移動度與閥值電壓的關係。
    第12圖係表示於InP(100)基板及InP(111)A基板上製造的電場效應電晶體之電流ON/OFF比與S值所推算之界面狀態密度的關係。
    第13圖係表示以Al2O3/InGaAs層之二次離子質量分析(SIMS)所得到之深度輪廓。
    第14圖係有關使InP基板上的InGaAs表面經NH4OH處理時，Se洗淨液處理時、Se洗淨液處理後形成ALD層時之三種情形，係以XPS法進行表面元素分析之結果，表示Se3d波峰的附近者。
    第15圖係有關使InP基板上的InGaAs表面經NH4OH處理時，硫洗淨液處理時、硫洗淨液處理後形成ALD層時之三種情形，係以XPS法進行表面元素分析之結果，表示S2p波峰的附近者。
    100‧‧‧半導體基板
    102‧‧‧基底基板
    104‧‧‧化合物半導體層
    106‧‧‧絕緣層
    权利要求:
    Claims (10)
    [1] 一種半導體基板之製造方法，係具有如下步驟：藉磊晶成長將化合物半導體層形成於基底基板上之步驟；將前述化合物半導體層之表面以含有硒化合物之洗淨液洗淨的步驟；以及於前述化合物半導體層之表面上形成絕緣層之步驟。
    [2] 如申請專利範圍第1項所述之半導體基板之製造方法，其中，前述硒化合物為硒氧化物。
    [3] 如申請專利範圍第2項所述之半導體基板之製造方法，其中，前述硒氧化物為H2SeO3。
    [4] 如申請專利範圍第1項所述之半導體基板之製造方法，其中，前述洗淨液進一步含有由水、氨及乙醇所成之群中選出的1種以上之物質。
    [5] 如申請專利範圍第1項所述之半導體基板之製造方法，其中，前述洗淨液中之硒化合物的莫耳濃度為7×10-3mol/l以上7×10-1mol/l以下。
    [6] 如申請專利範圍第1項所述之半導體基板之製造方法，其中，前述化合物半導體層之表面包含InxGa1-xAs(0≦x≦1)，前述絕緣層包含Al2O3。
    [7] 如申請專利範圍第1項所述之半導體基板之製造方法，其中，前形成述絕緣層之步驟係藉ALD法形成前述絕緣層之步驟。
    [8] 一種半導體基板，係具有化合物半導體層、與鄰接於前述化合物半導體層之絕緣層；於前述化合物半導體層與前述絕緣層之界面具有硒原子。
    [9] 如申請專利範圍第8項所述之半導體基板，其中，於前述化合物半導體層與前述絕緣層之界面之前述硒原子的面密度為1×1014 atoms/cm2以下。
    [10] 如申請專利範圍第8項所述之半導體基板，其中，前述化合物半導體層之表面包含InxGa1-xAs(0≦x≦1)，前述絕緣層包含Al2O3。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9490356B2|2016-11-08|Growth of high-performance III-nitride transistor passivation layer for GaN electronics
    JP5545713B2|2014-07-09|半導体基板、半導体基板の製造方法および電子デバイス
    US9293542B2|2016-03-22|Methods of forming semiconductor devices and FinFETs
    TWI525827B|2016-03-11|半導體結構及其形成方法、化合物半導體結構
    US9130026B2|2015-09-08|Crystalline layer for passivation of III-N surface
    JP2016139781A|2016-08-04|エンハンスメント型高電子移動度トランジスタおよびその製作方法
    JP6835736B2|2021-02-24|ノーマリーオフｉｉｉ‐窒化物トランジスタ
    US20130240901A1|2013-09-19|Nitride semiconductor device
    JP2009010107A|2009-01-15|半導体装置及びその製造方法
    JP2011198837A|2011-10-06|半導体装置およびその製造方法
    TWI520341B|2016-02-01|ＧａＮ半導體裝置及其形成方法
    TWI609490B|2017-12-21|半導體基板、半導體基板之製造方法及電子裝置
    TWI549194B|2016-09-11|半導體基板之製造方法及半導體基板
    JP6977449B2|2021-12-08|電界効果トランジスタの製造方法及び電界効果トランジスタ
    JP6560117B2|2019-08-14|半導体装置の製造方法
    JP6106771B2|2017-04-05|半導体構造の製造方法
    US20190019873A1|2019-01-17|Gate switching device and method manufacturing the same
    JP2017514316A|2017-06-01|ヘテロ接合電界効果トランジスタ
    US20150037930A1|2015-02-05|Method of manufacturing a semiconductor heteroepitaxy structure
    JP2016009843A|2016-01-18|半導体装置およびその製造方法
    TW201901750A|2019-01-01|半導體裝置之製造方法及半導體裝置
    CN113826212A|2021-12-21|一种半导体结构的制备方法
    JP2013084951A|2013-05-09|半導体装置および半導体装置の製造方法
    JP2012134206A|2012-07-12|化合物半導体装置およびその製造方法
    同族专利:
    公开号 | 公开日
    TWI549194B|2016-09-11|
    KR20140048122A|2014-04-23|
    CN103548126A|2014-01-29|
    US20140091433A1|2014-04-03|
    WO2012169208A1|2012-12-13|
    US9184240B2|2015-11-10|
    CN103548126B|2016-06-22|
    JP2013004545A|2013-01-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US3915765A|1973-06-25|1975-10-28|Bell Telephone Labor Inc|MBE technique for fabricating semiconductor devices having low series resistance|
    JPH06140375A|1992-10-22|1994-05-20|Nec Corp|化合物半導体の表面処理方法|
    US5616947A|1994-02-01|1997-04-01|Matsushita Electric Industrial Co., Ltd.|Semiconductor device having an MIS structure|
    JP3334414B2|1995-03-08|2002-10-15|日本電信電話株式会社|半導体のエッチング方法およびそれを用いた薄膜形成方法|
    JP3730973B2|2003-05-14|2006-01-05|株式会社日立製作所|半導体装置の製造方法及びその製造方法による半導体装置|
    JP2009260325A|2008-03-26|2009-11-05|Univ Of Tokyo|半導体基板、半導体基板の製造方法および半導体装置|
    US8236599B2|2009-04-09|2012-08-07|State of Oregon acting by and through the State Board of Higher Education|Solution-based process for making inorganic materials|
    EP2306497B1|2009-10-02|2012-06-06|Imec|Method for manufacturing a low defect interface between a dielectric and a III/V compound|JP2014187238A|2013-03-25|2014-10-02|Toyoda Gosei Co Ltd|Ｍｉｓ型半導体装置の製造方法|
    TWI609490B|2013-05-31|2017-12-21|住友化學股份有限公司|半導體基板、半導體基板之製造方法及電子裝置|
    US9245742B2|2013-12-18|2016-01-26|Asm Ip Holding B.V.|Sulfur-containing thin films|
    CN107706267A|2017-07-24|2018-02-16|晶科能源有限公司|一种硅片表面钝化方法|
    法律状态:
    2018-06-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011130726A|JP2013004545A|2011-06-10|2011-06-10|半導体基板の製造方法および半導体基板|
    [返回顶部]